• Vollständig kompatibel zu ANSI/ATA 878.1, Local Area Network Standard für ARCNET
• Design vollständig in VHDL programmiert, Ausnahmen sind lediglich RAM- und FIFO-Funktionen
• Bis zu 16 Sende/Empfangs-Seiten für ARCNET Pakete
• Bitraten einstellbar von 19 kbit/s bis zu 20 Mbit/s
• Automatischer Abbruch der Paketübertragung nach EXCNAK
• Automatische Tokenwiederholung
• Verbesserte Netzwerkkonfiguration
• Erweiterte Diagnosefunktionen
• Doppelknotenentdeckung
• Einfaches Register-Interface
• "Classic"-Bus-/ Wishbone-Schnittstelle verfügbar
• Kann auf andere FPGA portiert werden
• In-field Updates und Upgrades sind leicht auszuführen
• Testbench in VHDL verfügbar
• Unterstützt 1-Wire Chips zur Speicherung von Parametern und Lizenzeinstellungen (Option)
• Receive-All Modus (Option)
• Bridge Funktion mit virtuellen Knoten (Option)
• Komplette Knotenliste des Netzwerks (Option)
• Weitere Funktionen in Entwicklung